(19)日本国特許庁 (JP)

(12)特 許 公 報 (B2)

(II)特許番号 特許第3107941号

(P3107941)

(45)発行日 平成12年11月13日(2000.11.13)

(24)登録日 平成12年9月8日(2000.9.8)

(51) Int. Cl. 7	識別記号	FΙ			
H01L 29/786		H01L 29/78	627	G	
21/20		21/20			
21/265		29/78	621		
21/336		21/265		P	
21/762		21/76		D	
				請求項の数8	(全6頁)
(21)出願番号	特願平5-71105	(73)特許権者	000153878		
			株式会社半導	体エネルギー研	F究所
(22)出顧日	平成5年3月5日(1993.3.5)		神奈川県厚木	市長谷398番地	
		(72)発明者	高山 徹		
(65)公開番号	特開平6-260651		神奈川県厚木	市長谷398番地	株式会社
(43)公開日	平成6年9月16日(1994.9.16)		半導体エネル	ギー研究所内	
審查請求日	平成10年2月26日(1998.2.26)	(72)発明者	竹村 保彦		
				市長谷398番地	株式会社
		(-)		ギー研究所内	
		(74)代理人	100095061		
			弁理士 加藤	恭介	
		審査官	河本 充雄		
				j	最終頁に続く

(54) 【発明の名称】薄膜トランジスタおよびその作製方法

1

(57) 【特許請求の範囲】

【請求項1】 基板上に、結晶性を有する<u>領域</u>と、結晶性を有さない<u>領域</u>とを有する<u>半導体膜</u>と、

前記半導体膜を覆って設けられたゲイト絶縁膜と、

前記ゲイト絶縁膜上<u>に、</u>前記結晶性を有する<u>領域</u>を横断 して設けられたゲイト電極とを有し、

前記結晶性を有する領域には、結晶化を促進する元素が 0.005原子%以上存在し、かつ前記結晶化を促進する元 素が1原子%を越えないことを特徴とする薄膜トランジ スタ。

【請求項2】 基板上に、結晶化された領域と、結晶化 されていない領域とを有する半導体膜と、

前記半導体膜を覆って設けられたゲイト絶縁膜と、 前記ゲイト絶縁膜上に、前記結晶化された領域を横断し て設けられたゲイト電極とを有し、 2

前記結晶化された領域には、結晶化を促進する元素が 0.005原子%以上存在し、かつ前記結晶化を促進する元 素が1原子%を越えないことを特徴とする薄膜トランジ スタ。

【請求項3】 <u>請求項1又は請求項2において、前記結晶化を促進する元素は、ニッケル、鉄、コバルト又は白金であることを特徴とする</u>薄膜トランジスタ。

【請求項4】 基板上に<u>、ア</u>モルファス<u>シリコン膜</u>を形成し、

10 前記アモルファスシリコン膜の上又は下に、結晶化を促進する元素を含有する材料を選択的に形成し、

前記<u>アモルファスシリコン膜をア</u>モルファスシリコン<u>が</u> 結晶化しない温度でアニール<u>して、前記アモルファスシ</u> リコン膜を選択的に結晶化し、

<u>結晶化したシリコン膜</u>上にゲイト絶縁膜を形成し、

前記ゲイト絶縁膜上にゲイト電極を形成す<u>るこ</u>とを特徴とする薄膜トランジスタの作製方法。

前記<u>アモルファスシリコン膜の上又は下に、結晶化を促</u>進する元素を含有する材料を選択的に形成し、

前記アモルファスシリコン膜をアモルファスシリコン<u>が</u> 結晶化しない温度でアニール<u>して、前記アモルファスシ</u> リコン膜を選択的に結晶化し、

前記結晶化したシリコン膜に選択的にN型又はP型の導電型を付与する不純物を注入し、前記N型又はP型の導電型を付与する不純物を注入した後、前記シリコン膜をアモルファスシリコンが結晶化しない温度でアニールすることを特徴とする薄膜トランジスタの作製方法。

【請求項 6 】 基板上に、 \underline{P} モルファス $\underline{>}$ リコン膜を形成し、

前記アモルファスシリコン膜の上又は下に、結晶化を促進する元素を含有する材料を選択的に形成し、

前記<u>アモルファスシリコン膜をア</u>モルファスシリコン<u>が</u> 結晶化しない温度でアニール<u>して、前記アモルファスシ</u> リコン膜を選択的に結晶化し、

前記<u>結晶化されたシリコン膜</u>に選択的に<u>N型又はP型の</u> 導電型を付与する不純物を注入し、

前記不純物を注入した領域にレーザー又は強光を照射することを特徴とする薄膜トランジスタの作製方法。

【請求項7】 請求項4乃至6のいずれかーにおいて、 前記結晶化を促進する元素は、ニッケル、鉄、コバルト 又は白金であることを特徴とする薄膜トランジスタの作 製方法。

【請求項8】 請求項4乃至7のいずれかーにおいて、前記アモルファスシリコン膜を選択的に結晶化する際に、前記結晶化を促進する元素を前記アモルファスシリコン膜内に拡散させて、前記アモルファスシリコン膜を選択的に結晶化することを特徴とする薄膜トランジスタの作製方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ(T FT)の構造および作製方法に関するものである。本発 明によって作製される薄膜トランジスタは、ガラス等の 40 絶縁基板上、単結晶シリコン等の半導体基板上、いずれ にも形成される。

[0002]

【従来の技術】従来、薄膜トランジスタは、薄膜半導体 領域(活性層)を島状にパターニングして、形成した 後、ゲイト絶縁膜として、CVD法やスパッタ法によっ て絶縁被膜を形成し、その上にゲイト電極を形成した。 【0003】

【発明が解決しようする課題】CVD法やスパッタ法で 形成される絶縁被膜はステップカバレージ(段差被覆 性)が悪く、信頼性や歩留り、特性に悪影響を及ぼしていた。図4には従来の典型的なTFTを上から見た図、およびその図面のA-A'、B-B'に沿った断面図を示す。TFTは基板51上に形成され、薄膜半導体領域は不純物領域(ソース、ドレイン領域、ここではN型の導電型を示す)53とゲイト電極57の下に位置し、実質的に真性のチャネル形成領域52に分けられ、この半導体領域を覆って、ゲイト絶縁膜55が設けられる。不純物領域53には、層間絶縁物59を通してコンタクトホールが開けられ、電極・配線58が設けられる。

【0004】図から分かるように、ゲイト絶縁膜55の半導体領域の端部における被覆性は、著しく悪く、典型的には平坦部の厚さの半分しか厚みが存在しない。一般に、島状半導体領域が厚い場合には甚だしい。特に、ゲイト電極に沿ったA-A'断面からこのような被覆性の悪化がTFTの特性、信頼性、歩留りに及ぼす悪影響が分かる。すなわち、図4のA-A'断面図において点線円で示した領域56に注目してみれば、ゲイト電極57の電界が薄膜半導体領域の端部に集中的に印加される。すなわち、この部分ではゲイト絶縁膜の厚さが平坦部の半分であるので、その電界強度は約2倍になるためであ

【0005】この結果、この領域56のゲイト絶縁膜は長時間のあるいは高い電圧印加によって容易に破壊される。ゲイト電極に印加される信号が正であれば、この領域56の半導体もN型であるので、ゲイト電極57と不純物領域53(特に、ドレイン領域)が導通してしまい、信頼性の劣化の原因となる。

【0006】また、ゲイト絶縁膜が破壊された際には、30 何らかの電荷がトラップされることが起こり、例えば、負の電荷がトラップされれば、ゲイト電極に印加される電圧にほとんど関わりなく、領域56の半導体はN型を呈し、2つの不純物領域53が導通することとなり、特性を劣化させる。また、以上のような劣化を引き起こさずにTFTを使用するには、半分の電圧しか印加できず、性能を十分に利用することができない。

【0007】また、TFTの一部にこのような弱い部分が存在するということは製造工程における帯電等によって容易にTFTが破壊されることであり、歩留り低下の大きな要因となる。本発明はこのような問題を解決することを課題とする。

[0008]

【課題を解決するための手段】本発明では、従来、TFTが島状の半導体を用い、空間的に他のTFTと絶縁される構造を有していたのに対し、平面上の半導体薄膜を用い、半導体薄膜中の結晶性の違いによる電気特性によって、TFT間の絶縁を保つことを特徴とする。本発明の典型的な構造を図1に示す。図1も図4と同様にTFTを上から見た図面と、そのA-A'、B-B'断面の断面図を示している。TFTは基板11上に形成される

20

30

が、TFT以外の部分にまで薄膜半導体14が存在して いることが特徴である。すなわち、本発明では、実質的 にアモルファスの薄膜半導体領域14とドーピング不純. 物を有する不純物領域13、およびゲイト電極17の下 に位置し、実質的に真性のチャネル形成領域12が同じ 面内に存在し、この薄膜半導体領域を覆って、ゲイト絶 縁膜15が設けられる。もちろん、同じ面内に存在する が、それぞれの半導体領域の結晶性、導電型は異なる。 さらに不純物領域13には、層間絶縁物19を通してコ ンタクトホールが開けられ、電極・配線18が設けられ 10 る。薄膜トランジスタは、基板上に、結晶性を有する半 導体領域と、結晶性を有しない半導体領域とを有する薄 膜半導体と、前記薄膜半導体を覆って設けられたゲイト 絶縁膜と、前記ゲイト絶縁膜上に設けられ、前記結晶性 を有する半導体領域を横断するゲイト電極とを有するこ とを特徴とする。前記薄膜トランジスタは、結晶性を有 する半導体領域に、ニッケル、鉄、コバルト、白金のう ち少なくとも1つの濃度が0.005原子%以上存在 し、かつ、これらの合計の濃度が1%を越えないことを 特徴とする。薄膜トランジスタの作製方法は、基板上 ・ に、実質的にアモルファスの半導体被膜を形成する工程 と、前記半導体被膜上および/または下に密着して、ニ ッケル、鉄、コバルト、白金の少なくとも1つを含有す る物体を選択的に形成する工程と、その後、前記半導体 膜を通常のアモルファスシリコンの結晶化温度よりも低 い温度でアニールする工程と、前記半導体被膜上にゲイ ト絶縁膜を形成する工程と、前記ゲイト絶縁膜上にゲイ ト電極を形成する工程と、を有することを特徴とする。 薄膜トランジスタの作製方法は、基板上に、実質的にア モルファスの半導体被膜を形成する工程と、前記半導体 被膜上および/または下に密着して、ニッケル、鉄、コ バルト、白金の少なくとも1つを含有する物体を選択的 に形成する工程と、その後、前記半導体膜を通常のアモ ルファスシリコンの結晶化温度よりも低い温度でアニー ルする第1の熱処理工程と、前記半導体被膜に選択的に ドーピング不純物を注入する工程と、その後、前記半導 体膜を通常のアモルファスシリコンの結晶化温度よりも 低い温度でアニールする第2の熱処理工程と、を有する ことを特徴とする。薄膜トランジスタの作製方法は、基 板上に、実質的にアモルファスの半導体被膜を形成する 40 工程と、前記半導体被膜上および/または下に密着し て、ニッケル、鉄、コバルト、白金の少なくとも1つを 含有する物体を選択的に形成する工程と、その後、前記 半導体膜を通常のアモルファスシリコンの結晶化温度よ りも低い温度でアニールする工程と、前記半導体被膜に 選択的にドーピング不純物を注入する工程と、不純物の 注入された領域と実質的に同じ領域にレーザーもしくは それと同等な強光を照射する工程と、を有することを特 徴とする。

【0009】このように、本発明では島状半導体領域を 50

有しないので、ゲイト絶縁膜15およびゲイト絶縁膜1 7のステップカバレージは何ら問題となることがない。 そのため、従来の構造上の問題点は全て解決される。す なわぢ、断線による歩留りの低下はなく、かつ、特性の 劣化もない。信頼性も向上させることができる。

【0010】本発明においては同一基板上の半導体膜の 結晶性を選択的に制御することが必要である。本発明人 の研究の結果、ニッケル(Ni)、鉄(Fe)、コバル ト(Co)、白金(Pt)の単体、もしくはそれらの珪 化物等の化合物がアモルファスシリコン等の半導体にお いて、触媒として結晶化を促進させる作用を有すること を見出した。このときの結晶化温度は従来の通常のアモ ルファスシリコンの結晶化温度(典型的には600℃) よりも20~200℃低い温度(常圧では400~58 0℃)であった。そのため、このような触媒材料が存在 しない部分では結晶化が進行せず、実質的にアモルファ ス状態のままであった。結晶化した部分では大きなキャ リヤー移動度を示したが、触媒物質のない部分(アモル ファス状態の部分)では、抵抗が大きく、そのためTF T間の絶縁分離が可能であった。

【0011】本発明では、TFTのソース領域、ドレイ ン領域、チャネル形成領域等の高い電界効果移動度や低 い抵抗の要求される領域に選択的に、ニッケル、鉄、コ バルト、白金の少なくとも1つを含有する膜、粒子、ク ラスター等をアモルファスシリコン膜上もしくは下に密 着して形成し、あるいは、これらの元素のイオンを高電 圧で加速して、アモルファスシリコン膜中に注入し、こ れを通常のアモルファスシリコンの結晶化温度より低い 適当な温度で結晶化させて用いる。結晶化温度は、通常 のアモルファスシリコンの結晶化温度との差が大きいほ ど良好な結果が得られた。

【0012】なお、上記触媒材料はいずれもシリコンに とっては好ましくない材料であるので、できるだけその 濃度が低いことが望まれる。本発明人の研究では、0. 005原子%以上の濃度が存在しないと、顕著な結晶化 作用は見られなかったが、逆に1原子%以上存在する と、半導体特性に甚大な影響を与えた。そのため、これ らの触媒材料の濃度は合計して1原子%を越えないこと が望まれる。また、ニッケルに関しては過剰なものは珪 化ニッケルとして表面に析出するので、これをフッ酸も しくは塩酸によって溶解させることによって、被膜中の **濃度を低下させることも可能である。また、同様に塩素** 原子を含む気体中で580℃以下の熱処理、もしくはプ ラズマ処理をおこなうことによってもニッケルの濃度を 減じることができた。以下に実施例を示し、より詳細に 本発明を説明する。

[0013]

【実施例】〔実施例1〕 図2に本実施例の作製工程の 断面図を示す。本実施例を含めて、以下の実施例の図面 では、TFTの断面図のみを示し、いずれも右側にはゲ

8

イト電極に垂直な面(図1、図4の断面B-B)に相当)を、また、左側にはゲイト電極に平行な面(図1、図4の断面A-A)に相当)を示す。

【0014】まず、基板(コーニング7059)20上にスパッタリングによって厚さ2000Åの酸化珪素の下地膜21を形成した。さらに、プラズマCVD法によって、厚さ500~1500Å、例えば1500Åのアモルファスシリコン膜22を堆積した。連続して、スパッタリング法によって、厚さ5~200Å、例えば20Åの珪化ニッケル膜(化学式NiSi、0.4 \leq x \leq 102.5、例えば、x=2.0)を堆積し、フォトリソグラフィー法によって、パターニングし、領域23a、23bを形成した。(図2(A))

【0015】そして、これを還元雰囲気下、500℃で4時間アニールして結晶化させた。この結果、選択的に結晶化領域24a、24bが形成された。次に、スパッタリング法によって厚さ1000Åの酸化珪素膜25をゲイト絶縁膜として堆積した(図2(B))

【0016】引き続いて、減圧CVD法によって、厚さ6000~8000Å、例えば6000Åのシリコン膜20(0.1~2%の燐を含む)を堆積した。なお、この酸化珪素とシリコン膜の成膜工程は連続的におこなうことが望ましい。そして、シリコン膜をパターニングして、配線26a、26bを形成した。これらの配線は、いずれもゲイト電極として機能する。

【0017】次に、プラズマドーピング法によって、シリコン領域に配線 26bをマスクとして不純物(燐)を注入した。ドーピングガスとして、フォスフィン(PH、)を用い、加速電圧を $60\sim90k$ V、例えば80k Vとした。ドース量は $1\times10^{15}\sim8\times10^{15}$ c m⁻¹、例えば、 5×10^{15} c m⁻¹とした。(図2 (C))

【0018】その後、還元雰囲気中、500℃で4時間アニールすることによって、不純物を活性化させた。このとき、先に結晶化された領域24a、24bにはニッケルが拡散しているので、このアニールによって再結晶化が容易に進行し、不純物領域27a、27bを形成した。一方、先に結晶化しなかった領域にはニッケルが存在しないので、この温度では結晶化が進行せず、ドーピング不純物(燐)が存在しても極めて大きな抵抗を示した。(図2(D))

【0019】続いて、厚さ6000Åの酸化珪素膜28を層間絶縁物としてプラズマCVD法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によって配線29a、29bを形成した。配線29aは配線26aとTFTの不純物領域の一方27aを接続する。以上の工程によって半導体回路が完成した。(図2(E))

【0020】 (実施例2) 図3に本実施例の作製工程 の断面図を示す。基板 (コーニング7059) 30上に スパッタリングによって厚さ2000Åの酸化珪素の下 50

地膜31を形成した。さらに、電子ビーム蒸着法によって、厚さ5~200Å、例えば10Åのニッケル膜を堆積し、フォトリソグラフィー法によって、パターニングし、領域32a、32bを形成した。その後、プラズマCVD法によって、厚さ500~1500Å、例えば500Åのアモルファスシリコン膜を堆積した。(図3(A))

【0021】そして、これを選元雰囲気下、480℃で8時間アニールして結晶化させた。この結晶化工程によって、結晶化領域34a、34bを結晶化させることができた。一方、ニッケルの存在しなかった領域はこの温度では結晶化せず、アモルファス領域35として、両結晶化領域34a、34bを分離した。その後、この被膜を5~30%塩酸で処理することによって、表面に析出した珪化ニッケルを除去した。そしてスパッタリング法によって厚さ1000Åの酸化珪素膜36をゲイト絶縁膜として堆積した。(図3(B))

【0022】引き続いて、スパッタリング法によって、厚さ6000~8000Å、例えば6000Åのアルミ 20 二ウム膜 (2%のシリコンを含む)を堆積した。なお、この酸化珪素36とアルミニウム膜の成膜工程は連続的におこなうことが望ましい。そして、アルミニウム膜をパターニングして、配線37a、37bを形成した。これらの配線は、いずれもゲイト電極として機能する。さらに、このアルミニウム配線の表面を陽極酸化して、表面に酸化物層38a、38bを形成した。陽極酸化の前に感光性ポリイミド(フォトニース)によって後でコンタクトを形成する部分にポリイミドマスクを選択的に形成した。陽極酸化の際には、このマスクのために、この 部分には陽極酸化物が形成されなかった。

【0023】陽極酸化は、酒石酸の $1\sim5\%$ エチレングリコール溶液中でおこなった。得られた酸化物層の厚さは2000Åであった。次に、公知のフォトリソグラフィー法によって、フォトニースを用いてポリイミドのマスク39を形成した。そしてこのマスクを用いて、プラズマドーピング法によって、シリコン領域に選択的に不純物(燐)を注入した。ドーピングガスとして、フォスフィン(PH,)を用い、加速電圧を $60\sim90\,\mathrm{kV}$ 、例えば $80\,\mathrm{kV}$ とした。ドース量は $1\times10^{15}\sim8\times1$ 00°cm²、例えば、 $5\times10^{15}\,\mathrm{cm}^2$ とした。このようにしてN型の不純物領域 $40\,\mathrm{a}$ 、 $40\,\mathrm{b}$ を形成した。(図3(C))

【0024】その後、レーザーアニール法によって不純物の活性化をおこなった。レーザーとしてはKrFTキシマーレーザー(波長248nm、パルス幅20nsec)を用いたが、その他のレーザー、例えば、XeFTキシマーレーザー(波長353nm)、XeClTキシマーレーザー(波長308nm)、ArFTキシマーレーザー(次長193nm)等を用いてもよい。レーザーのエネルギー密度は、200~350mJ/cm 、例

10

えば250mJ/cm² とし、1か所につき2~10シ ョット、例えば2ショット照射した。レーザー照射時 に、基板を200~450℃程度に加熱してもよい。基 板を加熱した場合には最適なレーザーエネルギー密度が 変わることに注意しなければならない。なお、レーザー 照射時にはポリイミドのマスク39を残しておいた。こ れは露出したアルミニウムがレーザー照射によってダメ ージを受けるからである。さらにレーザー照射によっ て、結晶化してはならない領域(例えば、TFT間の領 る。レーザー照射後、このポリイミドのマスク39は酸 素プラズマ中にさらすことによって簡単に除去できる。 この結果、不純物領域41a、41bが形成された。 (図3 (D))

【0025】続いて、厚さ2000Åの酸化珪素膜42 を層間絶縁物としてプラズマCVD法によって形成し、 これにコンタクトホールを形成して、金属材料、例え ば、窒化チタンとアルミニウムの多層膜によって配線4 3 a、43bを形成した。配線43aは配線37aとT FTの不純物領域の一方41aを接続する。以上の工程 20 - によって半導体回路が完成した。(図3(E))

【0026】以上の工程によって半導体回路が完成し た。作製されたTFTの特性は従来のものとは何ら劣る ところはなかった。例えば、本実施例によって作成した シフトレジスタは、ドレイン電圧15Vで11MH2、 17Vで16MHzの動作を確認できた。一方、歩留り は、従来が20%以下であったものが、80%以上にま で向上した。

[0027]

【発明の効果】本発明によれば、基板上に結晶性を有す 30

る半導体領域と結晶性を有しない半導体領域とを設けた ため、薄膜トランジスタの歩留りを向上させ、また、そ の信頼性を高めることが可能となった。本発明ではNチ ャネル型の薄膜トランジスタを例にとって説明したが、 Pチャネル型薄膜トランジスタや同一基板上にNチャネ ル型とPチャネル型の混在した相捕型の回路の場合も同 様に実施できることは言うまでもない。このように本発 明は工業上有益な発明である。本発明によれば、アモル ファス半導体被膜にニッケル、鉄、コバルト、白金の少 域35)が結晶化することを避ける必要があるからであ 10 なくとも一つを密着するようにしてアニール処理したた め、通常のアモルファス半導体より低い温度で結晶化を 達成することができた。本発明によれば、従来の固相成 長による結晶化と異なり、結晶化を促進する元素がアモ ルファスシリコンと反応して珪化物をつくりつつ拡散す ることにより、低温での結晶化が可能になった。


【図面の簡単な説明】


- 本発明のTFTの構成例を示す。 【図1】
- 【図2】 実施例1の作製工程断面図を示す。
- 【図3】 実施例2の作製工程断面図を示す。
- 【図4】 従来のTFTの構成例を示す。

【符号の説明】

- 11・・・基板
- 12・・・チャネル形成領域(実質的に真性)
- 13・・・不純物領域(ソース、ドレイン)
- 14・・・実質的にアモルファスな領域
- 15・・・ゲイト絶縁膜
- 17・・・ゲイト電極
- 18・・・ソース、ドレイン電極
- 19・・・層間絶縁物

【図1】 【図4】





フロントページの続き

(56)参考文献	特開	昭59-195871 (JP, A)
	特開	昭62-216271 (JP, A)
	特開	平2-140915 (JP, A)
	特開	平1-276726 (JP, A)
	特開	平1-183854 (JP, A)
	特開	平3-34461 (JP, A)
	特開	平3-201538 (JP, A)
	特開	平2-222546 (JP, A)

(58)調査した分野(Int.Cl.7, DB名) HOIL 29/786 HOIL 21/20 HOIL 21/265 HOIL 21/336 HOIL 21/762